Skip to main content
SpringerLink
Log in

Grenzen von MOS-Speicherzellen

Limitations of MOS-memory cells

  • Published:
Archiv für Elektrotechnik Aims and scope Submit manuscript

Übersicht

Das Verhalten von MOS-Feldeffekt-Transistoren mit Kanallängen im Submikrometer-Bereich wird anhand verschiedener Kurzkanaleffekte beschreibender Modelle untersucht. Neben den „klassischen” Begrenzungen der Kanallänge, gegeben durch Durchgriff, Durchbruch und heißen Elektronen, wird eine weitere Grenze aufgezeigt, die von der Empfindlichkeit der betrachteten Schaltung bezüglich Änderungen der Schwellspannung bestimmt wird. Die Schwellspannung ist stark von der Kanallänge abhängig. MOS-Transistoren mit Flächen von etwa 0,06 μm2 bei Betriebsspannungen von 1 V scheinen möglich und erlauben Speicherzellen von minimal 0,1 μm2 (dynamisch) bzw. 1,1 μm2 bei statischem Betrieb mit 6 Transistoren. Auf Grund wesentlich besserer Transistoreigenschaften erscheint der Betrieb solcher hochintegrierten MOS-Schaltungen bei tiefen Temperaturen günstig.

Contents

The behaviour of MOS Field-Effect-Transistors with submicrometer channel lengths is investigated with the aid of different models describing short-channel-effects. Beyond classical limitations of the channel length determined by punchthrough, breakdown and hot electrons a further limit is shown resulting of the threshold voltage sensitivity of the circuit. The threshold voltage depends strongly on the channel length. MOSFETs of an area of 0.06 μm2 with supply voltages of 1 V seem possible, permitting the design of memory cells with a minimum cell area of 0.1 μm2 (dynamic) respectively 1.1 μm2 for a static 6-device cell. Because of the improved characteristics of the transistors low temperature operation of such highly integrated MOS-circuits seems favourable.

This is a preview of subscription content, log in via an institution to check access.

Access this article

Log in via an institution

Price excludes VAT (USA)
Tax calculation will be finalised during checkout.

Instant access to the full article PDF.

Institutional subscriptions

Literatur

  1. Laibowitz et al.: Josephson Effect in Nb Nanobridges. Appl. Phys. Lett. 35 (11) (1979) 891

    Google Scholar 

  2. Honeisen, B.; Mead, C. A.: Pundamental Limitations in Microelectronics—I. MOS-Technology. Solid-State Electron. 15 (1972) 819–829

    Google Scholar 

  3. Swanson, R. M.: Meindl, J. D.: Fundamental Performance Limits of MOS Integrated Circuits. ISSCC 1975

  4. Masuda, H.; Nakai, M.; Kubo, M.: Characteristics and Limitation of Scaled Down MOSFET's Due to Two-Dimensional Field Effect. IEEE Trans. Electron. Devices. Vol. ED-26 No. 6 (1979) 980–986

    Google Scholar 

  5. Dang, L. M.: Drain Voltage Dependence of IGFET Turn-On Voltage. Solid-State Electron. 17 (1974) 1059–1063

    Google Scholar 

  6. Lee, H. S.: An Analysis of the Threshold Voltage for Short Channel IGFET's. Solid-State Electron. 16 (1973) 1407–1417

    Google Scholar 

  7. Cottrell, P. E. et al.: Hot-Electron Emission inn-Channel. IGFET's. IEEE Trans. on Electron. Devices. Vol. ED-26 No. 3 (1979) 218–229

    Google Scholar 

  8. Gaensslen, F. H. et al.: Very Small MOSFET's for Low Temperature Operation. IEEE Trans. Electron. Devices Vol. ED-24 No. 3 (1977) 218–229

    Google Scholar 

  9. Dennard, R. H. et al.: 1 μm MOSFET VLSI Technology Part II—Device Design and Characteristics for High-Performance Logic Applications. IEEE J. Solid-State Circuits Vol. SC-14 No. 2 (1979) 247–254

    Google Scholar 

  10. Troutman, R. R.: Subthreshold Design Consideration for Insulated Gate Field-Effect Transistors. IEEE J. Solid-State Circuits Vol. SC-9 No. 2 (1974) 55–60

    Google Scholar 

  11. Toyabe, T.; Asai, S.: Analytical Models of Threshold Voltage and Breakdown Voltage of Short Channel MOSFET's derived from Two-Demensional Analysis. IEEE Trans. Electron. Devices Vol. ED-26 No. 4 (1979) 453–460

    Google Scholar 

  12. Yau, L. D.: A Simple Theory to Predict the Threshold Voltage of Short Channel IGFET's. Solid-State Electron. 17 (1974) 1059–1063

    Google Scholar 

  13. Taylor, G. T.: Subthreshold Conduction in MOSFET's. IEEE Trans. Electron. Devices. Vol. ED-25 No. 3 (1978) 337–350

    Google Scholar 

  14. Baitinger, U. G.; Remshardt, R.: Digitale Speicher. NTG Fachberichte 58 (1977) 106–115

    Google Scholar 

  15. Link, W.; May, H.: Eigenschaften von MOS-Ein-Transistorspeicherzellen bei tiefen Temperaturen. AEÜ 33 S. 229–235 (1979)

    Google Scholar 

  16. Keyes, R. W.: Physical Limits in Digital Electronics. Proc. IEEE 63 No. 5 (1975) 740–767

    Google Scholar 

  17. Hoefflinger, H. et al.: Model and Performance of HotElectron MOS Transistors for VLSI. IEEE Trans. Electron. Devices Vol. ED-26 No. 4 (1979) 513–519

    Google Scholar 

Download references

Author information

Authors and Affiliations

  1. Institut für Elektrische Nachrichtentechnik, Universität Stuttgart, Breitscheidstraße 2, D-7000, Stuttgart 1, Bundesrepublik Deutschland

    H. May &  R. Kienzler

Authors
  1. H. May
    View author publications

    You can also search for this author in PubMed Google Scholar

  2. R. Kienzler
    View author publications

    You can also search for this author in PubMed Google Scholar

Additional information

Mitteilung aus dem Institut für Elektrische Nachrichtentechnik der Universität Stuttgart

Rights and permissions

Reprints and permissions

About this article

Cite this article

May, H., Kienzler, R. Grenzen von MOS-Speicherzellen. Archiv f. Elektrotechnik 63, 327–336 (1981). https://doi.org/10.1007/BF01574226

Download citation

  • Received:

  • Issue Date:

  • DOI: https://doi.org/10.1007/BF01574226

Search

Navigation