ISSN:
1432-0487
Source:
Springer Online Journal Archives 1860-2000
Topics:
Electrical Engineering, Measurement and Control Technology
Description / Table of Contents:
Übersicht Für leistungsfähige Analog-Digital-sowie ECL-CMOS-Anwendungen haben “inside spacer” Doppel-Polysilizium Bipolartransistoren die größte Aufmerksamkeit erzielt. Diese Transistoren besitzen, verglichen mit “outside spacer” Strukturen, hervorragende Eigenschaften. Allerdings beinhaltet diese Technologie eine wesentliche Steigerung der Kosten sowie der Komplexität des BiCMOS-Prozesses, insbesondere wenn Trench-Isolation und Doppellagenspacer angewandt werden. In diesem Artikel werden verschiedene Methoden zur Leistungssteigerung von CMOS-kompatiblen “outside spacer” Transistoren untersucht, was Möglichkeiten für weniger komplexe, aber leistungsfähige BiCMOS-Prozesse eröffnet. Untersuchungsobjekt für diese Arbeit ist die Integration von “outside spacer” Bipolartransistoren in eine 0.5 μm − 3.3 V-Standard-CMOS-Technologie für Digitalanwendungen mit Dreilagenmetallisierung. Es werden Transistoren mit einer cut-off-Frequenz (Verstärkungs-Bandbreiten-Produkt) von 17–18 GHz, einer Kollektor-Emitter-Durchbruchspannung (BV ceo) von ≧5 V und einer Earlyspannung von 25–30 V vorgestellt. Von zukünftigem lataralen und horizontalen scaling werden Transistoreigenschaften erwartet, die sich mit denen von Transistoren der komplexeren “inside spacer”-Technologien vergleichen lassen.
Notes:
Contents For high performance mixed analog/digital and ECL-CMOS applications the inside spacer, double poly bipolar structure has attracted most attention. Although this structure offers superior performance over it's outside spacer counterpart, a significant increase in the cost and complexity of the BiCMOS process is incurred especially when combined with trench isolation and composite material inside spacers. In this paper we examine different approaches for enhancing the performance of CMOS compatible outside spacer transistors opening up the possibility for lower complexity, high peformance BiCMOS processes. As a vehicle for this work we report on the integration of outside spacer bipolar transistors in a baseline digital 0.5 μm, 3.3 Volt, triple level metal CMOS technology. Transistors with peakf T (extracted as gain bandwidth) of 17–18 GHz,BV ceo≧5 Volts and Early voltageV A of 25–30 Volts are reported. Future lateral and vertical scaling is expected to yield performance which compares favourably to more complex inside spacer processes.
Type of Medium:
Electronic Resource
URL:
http://dx.doi.org/10.1007/BF01235875
Permalink